high speed adc board design

高速 ADC 与 DAC 板设计：时钟抖动、接地、电源和布局如何保住你的信噪比

决定高速 ADC 或 DAC 板真实性能的因素：时钟抖动及其所允许的信噪比、电源噪声、接地与分区、模拟输入与滤波、FPGA 接口时序，以及怎样测量结果。

2026-10-22·XTELL 工程团队

转换器的数据手册，是你能做到的最好成绩

一个 14 位的转换器，理论上承诺约 86 dB 的信噪比，实际给出的数字会低一些。在真实的板子上，你几乎不可能超过数据手册，你只会损失一部分，整件事的关键就是损失多少。损失来自四个地方：时钟、电源、模拟通路和布局。按重要性依次解决，并且每改一处就测量一次，这样你才知道哪一处起了作用。

时钟抖动设定了一个你越不过的天花板

在错误的瞬间采样，哪怕只差一点点，产生的误差也与输入信号变化的快慢成正比。仅由时钟抖动所允许的信噪比是：

SNR = −20 · log10(2π · f_in · t_jitter)

对于 10 MHz 的输入和 1 ps 的有效值抖动，大约是 84 dB，已经低于理想 14 位转换器的 86 dB。输入频率提高到 50 MHz、抖动不变，则降到约 70 dB。由此得出两点：输入频率越高，对时钟的要求越苛刻，所以对中频信号采样的转换器需要极好的时钟；而且一个抖动很大的时钟，事后无法补救。

使用低抖动的振荡器或时钟净化器，并让时钟走一条干净、短、阻抗受控的走线，最好是差分的，远离嘈杂的信号。
不要用嘈杂数字模块产生的副产品作时钟。FPGA 内部生成的时钟很方便，但通常比专用时钟源噪声大。
给时钟单独的电源滤波，并让它的旁边和下方都没有开关信号。
读转换器标注的孔径抖动，再把外部时钟的贡献用方和根的方式加进去。

电源噪声会变成信号

转换器的电源抑制能力是有限的，模拟电源上的噪声，特别是落在你频带内的频率上的噪声，会出现在输出里。开关电源在它的开关频率及其谐波上很吵，这些往往就是频谱里出现的杂散音。

模拟部分用低噪声线性稳压器供电，或者用开关电源后面再加滤波和低噪声线性级。选稳压器时要看它在你所关心的频率上的噪声和抑制能力，而不只是效率。
模拟电源和数字电源分开，只在电源源头汇合，并在汇合处做滤波。
每一个电源脚按转换器文档推荐的电容值去耦，尽可能靠近，并用短路径接到平面。多个容值并联能覆盖更宽的频率范围。
在板上用示波器测电源噪声，要用短的接地弹簧，而不是长的夹子线，后者只会测到它自己那个环路。

接地：一个好的平面加上细心的布局

过去那种把地分成模拟和数字两个孤岛、再在一点连接的做法，很容易用错，常常让情况更糟，因为它迫使回流电流绕路，并在分割处形成天线。混合信号板上通常更好的做法，是一个整体、完整的地平面，把模拟和数字部分摆放在不同区域，使数字回流永远不会流过模拟电路的下面。数字信号只在自己的区域上方走线，绝不跨过平面上的缺口。关于转换器各个引脚怎样处理，要遵循转换器厂家的建议，因为它最清楚这颗芯片是怎么设计的。

模拟输入通路

驱动。转换器的输入是一个开关电容，会按采样率向外反冲电荷。驱动它的放大器必须在采样周期的一小部分时间内稳定下来，转换器的文档会规定驱动器和吸收反冲的 RC 网络。不要凭猜测去定这些数值。
抗混叠滤波器。高于采样率一半的任何内容都会折叠进你的频带。转换器前面按你实际所需带宽匹配的滤波器，不是可选的。它的元件容差和温漂会影响通带的平坦度。
差分信号能抑制共模噪声，并使可用摆幅加倍。保持差分对紧耦合、等长、对称，并让它远离时钟和数字线。
量程和增益。在不削波的前提下，尽量用满转换器的输入量程，因为每一分贝没用到的量程，都是损失掉的一分贝分辨率。可编程增益级能让同一块板子既处理弱信号也处理强信号。在我们的光纤信号通信板里，10 mV 到 1 V 的输入范围，由 0 到 40 dB、以 2 dB 为步进、精度 0.1 dB 的自动增益控制来处理，不论信号源如何，转换器都工作在接近满量程的状态。
DAC 的输出需要重建滤波器来去掉采样率整数倍附近的镜像，还需要一个能无失真地驱动负载的输出级。

与 FPGA 的数字接口

高速转换器使用并行或串行的 LVDS 之类的接口，时钟随数据一起传输。要正确地约束它：每一组内部等长，在接收端端接，并在 FPGA 工具里写好时序约束，让接收触发器的建立和保持时间在电压和温度变化范围内都得到检查并满足。在一块板子上能采集、换一块板子就不行，几乎总是时序余量问题。让数字输出的边沿速率只快到够用就行，并让它们的回流电流远离模拟一侧。我们在那块光纤板上用 Lattice FPGA 处理一个 14 位 80 MSPS 的转换器和一个 16 位 50 MSPS 的转换器，这是典型的分工：FPGA 以固定的时序搬运和处理数据，而数据有多干净，由模拟设计决定。

回报很高的布局规则

先摆转换器，再摆它的时钟、去耦，然后是输入驱动，从这里向外展开。
让模拟输入走线短，并远离数字输出、时钟和任何开关电源。
不要让数字信号从模拟区域下面穿过，避免让过孔切断敏感信号的回流路径。
至少用四层板，信号层下面有连续的地平面；性能需要时，再增加用于电源分配和屏蔽的层。
要想到连接器和线缆：一根长长的无屏蔽线缆就是天线，而输入连接器是大部分外部噪声进入的地方。
如果板子会放在有无线电或电机的外壳里，就要在那里测试，因为环境本身就是噪声预算的一部分。

测量结果

用一个好的信号源产生干净的正弦波，选一个与采样率相干的频率，这样采集结果的 FFT 里，该音调只落在一个频点上，没有泄漏。从频谱里读出信噪比、信纳比和有效位数，以及杂散音。然后把这些数字与数据手册对比，每次只改一处，观察是哪一处的改变让它们动了。固定频率的音调通常会暴露自己的来源：开关电源、时钟谐波或某个数字信号。再与输入短接时的结果对比，把板子自己增加的噪声与信号源里的噪声区分开。我们在光纤板上就是这样做的，它在 1000 米的链路上达到了高于 50 dB 的信噪比。