FPGA 设计服务逻辑、时序与板级设计

• 高速采集或实时信号处理做不动的团队：MCU 软件追不上采样率，需要 FPGA 把硬实时部分接过去。

• 需要精确时序控制的设备厂商：打印、运动控制这类多路并行的纳秒级时序，软件循环永远兜不住。

• FPGA 板卡要从逻辑做到板子的客户：只写 HDL 不管板子的交付方式，到了高速接口就掉链子。

• 现有 FPGA 项目需要接手或优化的客户：时序不收敛、资源超标、版本混乱，需要有人接住继续推。

三个实际项目覆盖三类器件：Lattice LCMXO2 系列（LCMXO2-4000HC-4MG132，光纤信号处理）、Microchip PolarFire（MPF100T 核心板）、Intel CPLD（EPM240 与 EPM570，打印时序控制）。Lattice MachXO2 适合中低规模的胶合逻辑与信号处理；PolarFire 面向高密度与高速接口；CPLD 用在小而确定的时序逻辑。选型按需求来，不按库存来。

这块板是「FPGA 从逻辑做到信号链」的完整实例。核心器件：Lattice LCMXO2-4000HC-4MG132 FPGA 做信号处理，Maxim DS4835 做光纤收发；信号链包括高速 ADC、高速 DAC、LNA 放大器与信号调理电路。FPGA 侧用 Verilog/VHDL 做逻辑设计与时序控制，信号算法包括自动增益控制（AGC）、数字滤波与信号恢复；系统层跑 FreeRTOS 实时操作系统。难点是光纤远距离传输中对抗衰减与信号畸变、并在高采样率下保持稳定——验证用示波器、光功率计与误码率测试完成。主从自适应机制提升了组网灵活性。

PolarFire FPGA 核心板（MPF100T）的难点是高速信号布线与电源完整性设计。做法：参考 Microchip 官方评估套件的原理图做 PCB 设计，按官方数据手册指导引脚分配，FSI 与 Type-C 的参考资料指导高速接口设计。核心板设计的诚实经验：官方参考设计不是束缚，是起点——偏离参考设计的地方（层数、电源树、接口引出）每一处都要有明确理由，否则调试阶段加倍偿还。

打印机控制硬件系统用 CPLD 实现精确的打印时序控制，难点是时序精度与多版本硬件兼容。方案：EPM240 与 EPM570 两款 CPLD 实现打印时序逻辑，多版本 PCB 迭代优化信号完整性，MAX2 器件扩展功能。打印头的喷时序以微秒级并行展开，软件给不了这个确定性——这正是 CPLD 的岗位：逻辑规模小、时序确定、上电即工作。

FPGA 项目「能仿真」与「能上板」之间隔着时序收敛：跨时钟域有没有同步器、约束文件是不是真实反映了板上时序、布线拥塞有没有拆解。光纤信号通讯板的 ADC/DAC 高采样率路径对时序余量极其敏感，收敛不是编译器报告绿灯就结束——要在真实温度与器件偏差下稳定通过。XTELL 的交付标准是板级实测稳定，不是仿真通过。

FPGA 的性能上限由板子决定：电源完整性撑不住内核电压跌落，时序再好也白搭；高速接口走线不控阻抗，眼图直接闭合。光纤信号通讯板的 PCB 设计包含阻抗匹配与电磁兼容（EMC）设计，与逻辑设计同步迭代。这就是 XTELL 把 FPGA 逻辑与 PCB 设计放在同一支团队的原因——逻辑工程师与板卡工程师隔着公司墙协作时，问题定位要多绕一整圈。

不是所有可编程逻辑需求都要上 FPGA。CPLD 适合的场景：逻辑规模小（打印时序这类确定性任务）、上电即时工作不需要加载配置、成本敏感。打印机控制硬件系统用 EPM240/EPM570 就是这个判断——时序确定、结构简单，上 FPGA 是浪费。反过来的场景（高密度、高速接口、算法处理）才值得用 PolarFire 这类器件。选型时的诚实原则：规模够用就好，不为简历上的器件名买单。

FPGA 项目的验证必须落到仪器上。光纤信号通讯板的验证链：示波器看信号质量，光功率计确认光链路预算，误码率测试（BER）确认通信质量。仿真覆盖功能正确性，仪器覆盖物理世界的不完美——抖动、衰减、串扰、温度漂移。交付前的标准是仪器数据，验收文档里的结论都有对应测量支撑。

FPGA 开发使用原厂工具链：Microchip PolarFire 用 Libero，Xilinx（AMD）用 Vivado，Lattice 器件用 Diamond，Intel CPLD 用 Quartus。

光纤信号通讯板上，FPGA 逻辑、FreeRTOS 系统层、信号算法（AGC、数字滤波、信号恢复）在同一支团队手里交付。这个结构的价值：FPGA 与软件的接口（寄存器映射、中断、DMA 语义）由同一批人定义和实现，联调时不存在「逻辑说数据给了、软件说没收到」的跨厂罗生门。设备排查能力跨层，是 XTELL 与纯逻辑外包团队的差别。

1. 需求评估：提供信号链指标、时序要求或现有工程，确定器件选型与架构。

2. 方案与合同：逻辑架构、验证计划、里程碑写清；HDL 源码与设计文件是否交付、按开源还是闭源模式，逐项在合同中约定，页面上的任何描述都不构成统一承诺。

3. 开发与验证：逻辑设计、板级集成、仪器实测，多版本迭代按记录推进。

4. 交付：范围以合同为准；交期与报价评估后给出，本页不写死数字。

XTELL（深圳市极智未来科技有限公司）2016 年成立于深圳，至今十年，交付过 100 多个项目，客户以欧美 B2B 企业为主。业务覆盖从电路板到云端的每一层：PCB 设计、FPGA、嵌入式固件、Linux BSP、设备界面、手机 App、服务端与物联网平台。